КЛАСИФІКАЦІЯ ДАНИХ АПАРАТНИМИ ПРИСКОРЮВАЧАМИ FPGA У ЦЕНТРАХ ОБРОБКИ ДАНИХ ТА ХМАРАХ
Ключові слова:
реконфігурована логіка, FPGA прискорення, хмарні обчислення, центр обробки даних, віртуалізація, таксономічні категорії, класифікація даних, машинне навчання, програмне забезпечення
Анотація
Актуальність. Аналіз даних, зокрема їх класифікація) часто виконується за допомогою методів машинного навчання. Часто задіяні алгоритми потрібні мати справу з великими наборами даних, що призводить до тривалого часу виконання. Таким чином, актуальним є дослідження апаратних прискорювачів, на базі програмованої вентильної матриці (FPGA) для покращення продуктивності. FPGA є перспективним рішенням для апаратного прискорення, конфігурації після виробництва та можливості перепрограмування. Метою даної роботи є дослідження та аналіз тенденцій у існуючих хмарних архітектурах FPGA, які підкреслюють складний зв’язок між архітектурами та системними вимогами та призначені для вирішення завдач класифікації даних методами машинного навчання. Це дозволяє нам ідентифікувати нові архітектури, які, ймовірно, запропонують значні переваги для хмарних робочих навантажень. Об’єктом дослідження є процес еволюції FPGA-прискорювачів для обчислень у центрах обробки даних (ЦОД) та хмарах. Предметом дослідження є методи та алгоритми дослідження хмарних архітектур FPGA на основі таксономічних категорій. Результати. У роботі обговорюється майбутнє використання FPGA у центрах обробки даних та хмарах. Також у роботі досліджуються поточні архітектури та обговорюється масштабованість і абстракції, які підтримуються операційними системами, проміжним програмним забезпеченням і віртуалізацією. Висновок. Розроблено класифікацію щодо дослідження хмарних архітектур FPGA на основі таксономічних категорій. Розглянута та запропонована архітектурна організація щодо розгортання додатків FPGA, що використовуються в хмарних середовищах і середовищах центрів обробки даних. Запропоновані дві моделі проектування додатків машинного навчання для класифікації даних з використанням апаратних FPGA-прискорювачів.Завантаження
Дані про завантаження поки що недоступні.
Посилання
1. A. Putnam, A. M. Caulfield, E. S. Chung, D. Chiou, K. Constantinides, J. Demme, H. Esmaeilzadeh, J. Fowers, G. P. Gopal, J. Gray, M. Haselman, S. Hauck, S. Heil, A. Hormati, J. Kim, S. Lanka, J. Larus, E. Peterson, S. Pope, A. Smith, J. Thong, P. Y. Xiao, and D. Burger. 2014. A reconfigurable fabric for accelerating large-scale data center services. In ACM/IEEE 41st International Symposium on Computer Architecture (ISCA). 13–24. DOI:https://doi.org/10.1109/ISCA. 2014.6853195.
2. A. M. Caulfield, E. S. Chung, A. Putnam, H. Angepat, Jeremy Fowers, Michael Haselman, Stephen Heil, Matt Humphrey, Puneet Kaur, Joo-Young Kim, Daniel Lo, Todd Massengill, Kalin Ovtcharov, Lisa Woods, Sitaram Lanka, Derek Chiou, and Doug Burger. 2016. A cloud-scale acceleration architecture. In 49th IEEE/ACM Int. Symp. on Microarchitecture. 1–13.
3. J. Fowers, G. Brown, P. Cooke, and G. Stitt, “A performance and energy comparison of FPGAs,GPUs, and multicores for sliding-window applications,” in Proceedings of the ACM/ SIGDA International Symposium on Field Programmable Gate Arrays, pp. 47–56, ACM, Monterey, CA, USA, February 2012.
4. Chethan Ramesh, Shivukumar B. Patil, Siva Nishok Dhanuskodi, George Provelengios, Sébastien Pillement, Daniel Holcomb, and Russell Tessier. 2018. FPGA side channel attacks without physical access. In IEEE 26th Annual International Symposium on Field-Programmable Custom Computing Machines (FCCM). 45–52.
5. Kasper Rasmussen, Ilias Giechaskiel, and Ken Eguro. 2019. Leakier wires: Exploiting FPGA long wires for covert-and sidechannel attacks. ACM Trans. Reconfig. Technol. Syst. 12, 3 (2019).
6. Ilias Giechaskiel, Kasper Rasmussen, and Jakub Szefer. 2020. CAPSULe: Cross-FPGA covert-channel attacks through power supply unit leakage. In IEEE Symposium on Security and Privacy. 1728–1741.
7. George Provelengios, Daniel Holcomb, and Russell Tessier. 2019. Characterizing power distribution attacks in multi-user FPGA environments. In International Conference on Field Programmable Logic and Applications (FPL). 194–201.
8. Xilinx Case Study. [n.d.]. Xilinx Powers Alibaba Cloud FaaS with AI Acceleration Solution for E-Commerce Business. Retrieved from https://www.xilinx.com/publications/powered-by-xilinx/xilinx-alibaba-case-study.pdf.
9. Norihisa Fujita, Ryohei Kobayashi, Yoshiki Yamaguchi, and Taisuke Boku. 2019. Parallel processing on FPGA combining computation and communication in OpenCL programming. In IEEE International Parallel and Distributed Processing Symposium Workshops (IPDPSW). IEEE, 479–488.
10. Mohamed S Abdelfattah, David Han, Andrew Bitar, Roberto DiCecco, Shane O’Connell, Nitika Shanker, Joseph Chu, Ian Prins, Joshua Fender, Andrew C Ling, et al. Dla: Compiler and fpga overlay for neural network inference acceleration. In 2018 28th International Conference on Field Programmable Logic and Applications (FPL), pages 411–4117. IEEE, 2018.
2. A. M. Caulfield, E. S. Chung, A. Putnam, H. Angepat, Jeremy Fowers, Michael Haselman, Stephen Heil, Matt Humphrey, Puneet Kaur, Joo-Young Kim, Daniel Lo, Todd Massengill, Kalin Ovtcharov, Lisa Woods, Sitaram Lanka, Derek Chiou, and Doug Burger. 2016. A cloud-scale acceleration architecture. In 49th IEEE/ACM Int. Symp. on Microarchitecture. 1–13.
3. J. Fowers, G. Brown, P. Cooke, and G. Stitt, “A performance and energy comparison of FPGAs,GPUs, and multicores for sliding-window applications,” in Proceedings of the ACM/ SIGDA International Symposium on Field Programmable Gate Arrays, pp. 47–56, ACM, Monterey, CA, USA, February 2012.
4. Chethan Ramesh, Shivukumar B. Patil, Siva Nishok Dhanuskodi, George Provelengios, Sébastien Pillement, Daniel Holcomb, and Russell Tessier. 2018. FPGA side channel attacks without physical access. In IEEE 26th Annual International Symposium on Field-Programmable Custom Computing Machines (FCCM). 45–52.
5. Kasper Rasmussen, Ilias Giechaskiel, and Ken Eguro. 2019. Leakier wires: Exploiting FPGA long wires for covert-and sidechannel attacks. ACM Trans. Reconfig. Technol. Syst. 12, 3 (2019).
6. Ilias Giechaskiel, Kasper Rasmussen, and Jakub Szefer. 2020. CAPSULe: Cross-FPGA covert-channel attacks through power supply unit leakage. In IEEE Symposium on Security and Privacy. 1728–1741.
7. George Provelengios, Daniel Holcomb, and Russell Tessier. 2019. Characterizing power distribution attacks in multi-user FPGA environments. In International Conference on Field Programmable Logic and Applications (FPL). 194–201.
8. Xilinx Case Study. [n.d.]. Xilinx Powers Alibaba Cloud FaaS with AI Acceleration Solution for E-Commerce Business. Retrieved from https://www.xilinx.com/publications/powered-by-xilinx/xilinx-alibaba-case-study.pdf.
9. Norihisa Fujita, Ryohei Kobayashi, Yoshiki Yamaguchi, and Taisuke Boku. 2019. Parallel processing on FPGA combining computation and communication in OpenCL programming. In IEEE International Parallel and Distributed Processing Symposium Workshops (IPDPSW). IEEE, 479–488.
10. Mohamed S Abdelfattah, David Han, Andrew Bitar, Roberto DiCecco, Shane O’Connell, Nitika Shanker, Joseph Chu, Ian Prins, Joshua Fender, Andrew C Ling, et al. Dla: Compiler and fpga overlay for neural network inference acceleration. In 2018 28th International Conference on Field Programmable Logic and Applications (FPL), pages 411–4117. IEEE, 2018.
Опубліковано
2023-06-09
Як цитувати
Ilyashov Oleksandr Класифікація даних апаратними прискорювачами fpga у центрах обробки даних та хмарах / Oleksandr Ilyashov, Kostiantyn Pokora, Vladislav Diachenko, Andriy Kovalenko // Системи управління, навігації та зв’язку. Збірник наукових праць. – Полтава: ПНТУ, 2023. – Т. 2 (72). – С. 106-112. – doi:https://doi.org/10.26906/SUNZ.2023.2.106.
Розділ
Інформаційні технології
This work is licensed under a Creative Commons Attribution-NonCommercial 4.0 International License.