ОСОБЛИВОСТІ АПАРАТНОЇ РЕАЛІЗАЦІЇ ПОМНОЖУВАЧА НА ОСНОВІ МОДИФІКОВАНОГО ДЕРЕВА УОЛЛЕСА
Ключові слова:
процесор цифрових сигналів, апаратний помножувач, дерево Уоллеса, програмована користувачем вентильна матриця
Анотація
Розглянуті особливості апаратної реалізації помножувача на основі модифікованого дерева Уоллеса. Виконано оцінювання апаратних витрат на його реалізацію при використанні програмованої користувачем вентильної матриці Stratix IV фірми Альтера. Проведено порівняння характеристик продуктивності із вбудованим модулем множення, що надається виробником на основі ліцензії.
Завантаження
Дані про завантаження поки що недоступні.
Посилання
1. Орлов, С.А. Организация ЭВМ и систем : учебник для вузов / С.А. Орлов, Б.Я. Цилькер. - СПб.: Питер, 2011. - 688 с.
2. Кормен, Т., Лейзерсон, Ч., Ривест, Р. Алгоритмы: построение и анализ. — 960 с.
3. Солонина А.И., Улахович Д.А., Яковлев Л.А. Алгоритмы и процессоры цифровой обработки сигналов. – СПб: БХВ-Петербург, 2001. — 464 с.
4. Earle, J. G. et al U.S. Patent 3 340 388 «Latched Carry Save Adder Circuit for Multipliers» filed July 12, 1965.
5. Joel Hatsch, Winfried Kamp, Siegmar Koppe, Ronald Kunemund, Eva Lackerschmid, Heinz Soldner U.S. Patent U.S. 20 040 159 712 «6-To-3 bit carry-save adder» filed Augest 19, 2004.
6. Avinash M. Ghorpade, Amey Mahadeo Muchandi «Multiplier Design Using Carry Save Adder», IJAREEIE. Vol. 5, Issue 4, April 2016.
7. Jasbir Kaur and Kavita, “Structural VHDL Implementation of Wallace Multiplier”, International Journal of Scientific & Engineering Research, vol. 4, Issue. 4, pp. 1829-1833, April 2013.
2. Кормен, Т., Лейзерсон, Ч., Ривест, Р. Алгоритмы: построение и анализ. — 960 с.
3. Солонина А.И., Улахович Д.А., Яковлев Л.А. Алгоритмы и процессоры цифровой обработки сигналов. – СПб: БХВ-Петербург, 2001. — 464 с.
4. Earle, J. G. et al U.S. Patent 3 340 388 «Latched Carry Save Adder Circuit for Multipliers» filed July 12, 1965.
5. Joel Hatsch, Winfried Kamp, Siegmar Koppe, Ronald Kunemund, Eva Lackerschmid, Heinz Soldner U.S. Patent U.S. 20 040 159 712 «6-To-3 bit carry-save adder» filed Augest 19, 2004.
6. Avinash M. Ghorpade, Amey Mahadeo Muchandi «Multiplier Design Using Carry Save Adder», IJAREEIE. Vol. 5, Issue 4, April 2016.
7. Jasbir Kaur and Kavita, “Structural VHDL Implementation of Wallace Multiplier”, International Journal of Scientific & Engineering Research, vol. 4, Issue. 4, pp. 1829-1833, April 2013.
Опубліковано
2017-12-30
Як цитувати
Tyrtyshnikov O.I. Особливості апаратної реалізації помножувача на основі модифікованого дерева уоллеса / O.I. Tyrtyshnikov, M.O. Mavrina, P.O. Rud // Системи управління, навігації та зв’язку. Збірник наукових праць. – Полтава: ПНТУ, 2017. – Т. 6 (46). – С. 163-166. – Режим доступу: https://journals.nupp.edu.ua/sunz/article/view/738 (дата звернення: 22.11.2024).
Розділ
Статті
This work is licensed under a Creative Commons Attribution-NonCommercial 4.0 International License.
