СИНТЕЗ ДЕДУКТИВНИХ ФОРМУЛ ДЛЯ ЛОГІЧНИХ ПРИМІТИВІВ
DOI:
https://doi.org/10.26906/SUNZ.2025.3.051Ключові слова:
modeling, simulation, несправность, дедуктивне моделювання, Fault Simulation, векторна логіка, комбінаційна логічна схема, верифікація, тестуванняАнотація
Актуальність. Дедуктивний аналіз цифрових систем і компонентів є найбільш ефективним інструментом синтезу тестів, оцінки їх якості та діагностики несправностей в режимі реального часу. Суть дедуктивного моделювання полягає у використанні синтезованих цифрових підсхем, які є необхідним апаратним доповненням до початкового функціоналу, призначеним для транспортування вхідних списків несправностей на зовнішні виходи. Підсхеми, реалізовані програмно або апаратно, в кілька разів перевищують корисний функціонал. Тому ефективність використання дедуктивного аналізу слід розглядати з позицій підвищення продуктивності, зниження витрат на обладнання і інтегрального часу на проектування цифрової системи і вихід на ринок електронних технологій. Метою дослідження є скорочення часу на моделювання несправностей логічних схем на основі синтезу дедуктивних функцій. Об'єкт дослідження – моделювання несправностей в цифрових системах та компонентах. Предметом дослідження є дедуктивний аналіз цифрових систем и компонентів. Результати. У ході дослідження проаналізовано основні проблеми, що супроводжують сучасне моделювання несправностей. Розглянуто тенденції новітніх методів моделювання. З метою побудови секвенсора моделювання дефектів, що є інваріантним до вхідних тестових наборів, синтезовано дедуктивні формули транспортування вхідних списків несправностей на зовнішні виходи для X-функцій від скінченної кількості змінних. Запропоновано структуру дедуктивного симулятора логічних X-функцій. Проаналізовано переваги дедуктивного симулятора логічних Х-функцій.Завантаження
Посилання
1. Hahanov, V., Gharibi, W., Chumachenko, S., and Litvinova E. (V2024), “Vector Synthesis of Fault Testing Map For Logic”, IAES International Journal of Robotics and Automation, vol. 13, no. 3, pp. 293-306, doi 10.11591/ijra.v13i3.pp293-306. DOI: https://doi.org/10.11591/ijra.v13i3.pp293-306
2. Gharibi W. Vector-logic computing for faults-as-address deductive simulation IAES International Journal of Robotics and Automation. – 2023. – Т. 12. – №. 3. – С. 274-288. DOI: 10.11591/ijra.v12i3.pp274-288 DOI: https://doi.org/10.11591/ijra.v12i3.pp274-288
3. Хаханов В.І. Дедуктивний аналіз та діагностування логічних Х-функцій / В.І Хаханов, І.В. Ємельянов, М.М. Любарський. С.В. Чумаченко, Є.І. Литвинова. Л.В. Ларченко // Радіоелектроніка та інформатика. – 2018. – №1. – С.55-63.
4. E.J. Marinissen, Yervant Zorian, “Guest Editors' Introduction: The Status of IEEE Std 1500”, In IEEE Design & Test of Computers, no 26(1), pp.6-7, 2009. DOI: https://doi.org/10.1109/MDT.2009.10
5. M. Abramovici, Digital System Testing and Testable Design, Comp. Sc. Press, 1998.
6. H. Fujiwara, "Fault Simulation," In the book “Logic Testing and Design for Testability”, MIT Press, pp.84-108, 1985. DOI: https://doi.org/10.7551/mitpress/4317.003.0006
7. R. Ubar, J. Kõusaar, M. Gorev and S. Devadze, "Combinational fault simulation in sequential circuits," In 2015 IEEE International Symposium on Circuits and Systems (ISCAS), Lisbon, pp. 2876-2879, 2015. DOI: https://doi.org/10.1109/ISCAS.2015.7169287
8. T. Hosokawa, H. Takano, H. Yamazaki, K. Yamazaki, "A Diagnostic Fault Simulation Method for a Single Universal Logical Fault Model," In 2017 IEEE 22nd Pacific Rim International Symposium on Dependable Computing (PRDC), Christchurch, pp. 217-218, 2017. DOI: https://doi.org/10.1109/PRDC.2017.38
9. C. Dhiliban, S. Govindaraju, "Fault simulation and analysis of VLSI circuit using n-detect test sets," 2016 Online Int. Conf. on Green Engineering and Technologies, Coimbatore, pp. 1-5, 2016. DOI: https://doi.org/10.1109/GET.2016.7916785
Downloads
Опубліковано
Номер
Розділ
Ліцензія
Авторське право (c) 2025 Anna Hahanova, Irina Hahanova, Vladimir Obrizan, Olga Shevchenko, Heorhii Kulak
Ця робота ліцензується відповідно до Creative Commons Attribution-NonCommercial 4.0 International License.
