

С. Я. Бовчалюк¹, Н. І. Бовчалюк², О. Ю. Дрозд¹

¹ Харківський національний університет радіоелектроніки, Харків, Україна

² Державний біотехнологічний університет, Харків, Україна

КОНЦЕПЦІЯ «МОДУЛЬНОЇ АРХІТЕКТУРИ» КЕРУЮЧИХ ПРИСТРОЇВ ПАРАЛЕЛЬНОЇ ДІЇ

Анотація. Актуальність. Публікації, що присвячені інформаційній технології паралельного логічного керування, або окремим її складовим частинам (керуючим пристроям з паралельною архітектурою, мові і технології їх програмування) показують, що вона є перспективною у плані реалізації систем керування переважно об'єктами критичної дії. У той же час спроби її застосування для об'єктів загального промислового сектору зіштовхуються з проблемами обмеженої функціональності, або скоріше з необхідністю розширення виконуваних функцій, тобто адаптації структури контролерів паралельної дії для розв'язання конкретних задач. Прикладами таких удосконалень можуть бути введення функціоналу нечіткого логічного висновку, внутрішніх таймерів, лічильників до структури класичного керуючого автомата паралельної дії. Таким чином реалізація «гнучкої» структури подібних автоматів дозволить значно спростити задачу побудови контролерів паралельної дії із заданими функціональними можливостями. **Метою даної роботи** є теоретичне обґрунтування можливості побудови «гнучкої» структури логічних керуючих автоматів паралельної дії, формулювання концепції «модульної архітектури», а також реалізація структури перспективного ЛКА ПД у відповідності до цієї концепції. **Висновок.** У результаті виконаних досліджень усунуто такий недолік керуючих пристроїв з паралельною архітектурою, як їх фактична побудова за принципом «жорсткої логіки», або недовикористання можливостей створення «гнучких» систем керування на базі сучасних кристалів ПЛІС. Запропоновано концепцію «модульної архітектури» керуючих пристроїв паралельної дії, що дозволяє створювати «гнучку» структуру відповідних логічних керуючих автоматів. На базі цієї концепції синтезовано структуру модульного керуючого автомата з можливістю реалізації заданої функціональності у залежності від конкретних задач системи керування, що будується на його основі.

Ключові слова: інформаційна технологія паралельного логічного керування, логічний керуючий автомат паралельної дії, програмований логічний контролер паралельної дії, ПЛІС-контролер, структура ЛКА ПД, модульний логічний керуючий автомат.

Вступ

З часу публікації структури сучасного керуючого пристрою паралельної дії, що вже можна назвати класичною [1-3], пройшло майже двадцять років. За цей час було виконано низку досліджень результатом яких стало формування інформаційної технології паралельного логічного керування (ІТПЛК) [4], як поєднання технічних пристроїв (логічних керуючих автоматів паралельної дії (ЛКА ПД), програмованих логічних контролерів паралельної дії (ПЛК ПД), ПЛІС-контролерів паралельної дії), мови (ЯППЛК, ЯПЛК-М) та технології їх програмування (Technological Visual Programming – TVP).

У низці останніх робіт, що стосуються ІТПЛК, показано основні тенденції та напрямки розвитку керуючих пристроїв з паралельною архітектурою – програмованих логічних контролерів паралельної дії або ПЛІС-контролерів паралельної дії. Так в [5] визначено три основні шляхи, або траєкторії, що пройшли складові ІТПЛК, які коротко можна сформулювати наступним чином:

- 1) реалізація ПЛК ПД на більш сучасній елементній базі [6-8];
- 2) вдосконалення мови і технології програмування ПЛК ПД [9-11];
- 3) розвиток і вдосконалення внутрішньої організації логічних керуючих автоматів паралельної дії [1, 3, 12-14].

Перша складова, на теперішній час, не має перспектив розвитку, оскільки відбувся остаточний перехід від побудови ПЛК ПД на дискретних ІМС

малого ступеня інтеграції, до їх реалізації на базі кристалів ПЛІС. На думку авторів, станом на зараз не існує мікроелектронних структур, що є більш перспективними для побудови керуючих пристроїв з паралельною архітектурою, ніж кристали сучасних ПЛІС. Залишається лише питання вибору виробника кристалу (AMD-Xilinx або Intel-Altera) та мови опису апаратних засобів (AHDL, VHDL, VerilogHDL).

Друга вказана складова є достатньо перспективною але, переважно, передбачає адаптацію технології TVP до змін, що відбуваються у структурній організації ПЛК ПД.

Прикладом можуть бути підтримка з боку TVP програмованих користувачем таймерів [14], або, у перспективі, лічильників, тощо. Тобто друга складова є повністю залежною від розвитку ІТПЛК за третьою складовою.

Таким чином саме третя вказана траєкторія є найбільш перспективною у плані розвитку технології ІТПЛК. Але саме цей напрямок, має усі ознаки стагнації, бо, як показано в [14]: «аналіз моделей і структур програмованих керуючих автоматів паралельної дії свідчить про їх «негнучкість», «закритість» або, фактично, реалізацію за допомогою концепції «жорсткої логіки»». При цьому введення додаткового функціоналу ЛКА ПД у вигляді таймерів або, у перспективі, лічильників, елементів виконання арифметичних операцій, тощо, не ліквідує самої суті проблеми. Справа у тому, що сам підхід до створення ПЛК ПД повторює побудову ПЛК на дискретних елементах. Таким чином явно недовикористовується «гнучкість» ПЛІС-технологій, тобто

можливість створювати спеціалізовану архітектуру контролера під конкретну задачу, а не тільки пристосовувати вже існуючу «жорстку» структуру та створювати спеціалізоване програмне забезпечення для нього.

Перш ніж переходити безпосередньо до розв'язання вказаної вище проблеми, необхідно обов'язково зазначити дуже важливі особливості ЛКА ПД, які власне і визначають основні переваги керуючих пристроїв паралельної дії у порівнянні з класичними пристроями керування послідовної дії. Вони свого часу були сформульовані професором І. О. Фурманом: «принципова відмінність описаної структури від відомих структур мікропрограмних автоматів полягає в тому, що управління процесом відпрацювання програми відбувається не від імпульсів тактового генератора, як у мікропрограмних автоматах, побудованих за класичною схемою Вілкса і її удосконаленим варіантам, і не потоком команд, як в ПЛК послідовної дії, а потоком станів входів, тобто потоком, що формують в асинхронній послідовності інтервалів дискретного автоматного часу «дозволені» (такі що відповідають запрограмованим) комбінації фактичних станів керованого об'єкта та зовнішнього середовища. Крім того, паралельна реалізація операцій над булевими векторами в автоматі дозволяє оперувати машинними словами довільної довжини». [4, 15]. Таким чином, головною відмінністю ЛКА ПД, порівняно з автоматами послідовної дії, є можливість одночасного («за один такт дискретного автоматного часу») обслуговування практично необмеженого числа контрольованих входів і формування команд керування для практично необмеженої кількості виконавчих механізмів.

Метою роботи є теоретичне обґрунтування можливості побудови «гнучкої» структури логічних керуючих автоматів паралельної дії, формулювання концепції «модульної архітектури», а також реалізація структури перспективного ЛКА ПД у відповідності до цієї концепції.

Основна частина

Базовою, для побудови сучасних керуючих пристроїв паралельної дії, можна уважати структуру, що показана на рис. 1 [3]. Саме її покладено в основу промислових зразків ПЛІС-контролерів паралельної дії на кристалах компанії Intel-Altera [8]. Також результатом її розвитку є логічні керуючі автомати з розширеними функціональними можливостями [12-14].

Основу показаного керуючого автомату складають чотири блоки пам'яті: станів, переходів, команд і заборонених комбінацій – БПС, БПП, БПК і БПЗК відповідно. Базову логіку роботи ЛКА забезпечують схема порівняння (СП), лічильник адреси (ЛА) та блок логічного керування (БЛК). Ще три блоки – індикації (БІ), вибору операцій (БВО) та вихідний регістр (ВР) призначені для реалізації додаткових індикаторних функцій, розширення функціоналу логічного порівняння та фіксацію і (або) блокування) команд керування відповідно.




Рис. 1. Структура ЛКА паралельної дії

Принцип реалізації базових функцій логічного керування відбувається за рахунок перевірки істинності рівнянь (1) і (2), що зафіксовані у блоці логічного керування:

$$A = КП \vee ПР1 \vee ПР2, \quad (1)$$

$$+1 = E \wedge \overline{КП} \wedge \overline{ПР1} \wedge \overline{ПР2}. \quad (2)$$

де $КП$ – ознака кінця підпрограми; $ПР1$ – ознака переривання від БПП; $ПР2$ – ознака переривання від БПЗК; A – початкова адреса підпрограми; E – сигнал еквівалентності; $+1$ – сигнал переходу до наступного рядка.

Дуже стисло розглянемо принцип роботи ЛКА ПД, з яким детально можна ознайомитись у [3, 4].

Процес відпрацювання керуючої програми складається з двох етапів або частин:

1) аналіз комбінацій станів датчиків умов переходів (станів зовнішнього середовища) і формування початкової адреси підпрограми;

2) власне відпрацювання обраної підпрограми.

За вибір початкової адреси підпрограми відповідає блок пам'яті переходів, який, у разі появи на його вході однієї із запрограмованих комбінацій, встановлює ЛА у відповідний даний комбінації стан. Таким чином реалізується виконання рівняння (1), тобто істинною стає рівність $КП=A$ і БЛК формує сигнал « A » (Адреса), за яким лічильник адреси переадресовує БПС і БПК на перший рядок обраної підпрограми. В останньому рядку кожної підпрограми, а також у нульовому рядку програми записується тільки ознака кінця підпрограми « $КП$ », що використовується як дозвіл переходу керуючого автомата до відпрацювання будь-якої із записаних у блоки пам'яті підпрограм.

Власне відпрацювання обраної підпрограми відбувається за рахунок реалізації рівняння (2). Якщо рівність виконується, то БЛК формує сигнал « $+1$ », за яким ЛА адресує БПС і БПК на наступний $(i+1)$ рядок поточної підпрограми.

Умовою формування сигналу « $+1$ » є поява сигналу « E », який може бути сформований двома способами. Якщо на певному кроці керуючої програми необхідно порівнювати фактичний стан усіх датчи-

ків циклу з їх очікуваними значеннями, то до останнього стовпця i -го рядка, що записаний до блоку пам'яті станів, записується відповідна ознака і блок вибору операції формує сигнал « $I=1$ ». Цей сигнал перемикає схему порівняння на реалізацію логічної операції « I », тобто сигнал еквівалентності « E » на її виході з'явиться лише у разі збігу усіх фактичних станів датчиків циклу з їх очікуваними значеннями, записаними до i -го рядку БПС.

Якщо для переходу на наступний крок підпрограми достатньо спрацювання лише одного датчика, то БВО формує сигнал « $АБО=1$ », що перемикає схему порівняння на реалізацію логічної операції « $АБО$ ».

Ознаки переривань « $ПР1$ », « $ПР2$ », сигнали « $ПВ$ » і « $БВ$ », не формують базову логіку роботи автомата, але є необхідними для практичної реалізації керуючого пристрою.

На рис. 2 і 3 показано варіанти ЛКА ПД з функціями реалізації функцій нечіткого логічного висновку – АПДН [12, 13].




Рис. 2. Структура АПДН для реалізації функцій збору даних

Переважає більшість блоків ЛКА ПД у структурі АПДН збереглась, хоча деякі з них частково або повністю змінили свою функціональність.

Розглянемо особливості та відмінності функціонування АПДН у порівнянні з ЛКА ПД для можливостей реалізації функцій збору інформації (рис. 2).

Так блок пам'яті переходів БПП, через відсутність необхідності формування алгоритмів з розгалуженнями, втрачає свою функціональність з формування адрес переходів, натомість разом з блоком БПК – команд, виконує функції зберігання таблиці виконання нечіткого логічного висновку. Оскільки саме процедура нечіткого логічного висновку є базовим функціоналом АПДН, то на ці два блоки пам'яті припадає основна частина програмного навантаження.

Блок пам'яті станів БПС так само виконує функції зі зберігання послідовності виконуваних команд, але у випадку відсутності такої послідовності

(тобто наявності лише ситуативного реагування на потік вхідних даних), цей блок може бути виключено зі структури АПДН.




Рис. 3. Структура АПДН для реалізації функцій керування

У структурі АПДН присутній новий блок – блок адресації (БА). Цей блок виконує функції подібні до лічильника адреси (ЛА) у структурі ЛКА ПД. Така зміна пов'язана з тим, що базовою функцією АПДН є формування нечіткого логічного висновку (зв'язка блоків БПП, БПК та БА), а не послідовне відпрацювання рядків програми (де основною є зв'язка блоків БПС та ЛА).

Окремого розгляду потребує той факт, що зі структури класичного ЛКА ПД повністю виключено елементи, що забезпечували неவிдачу заборонених (такі що можуть призвести до аварії на керованому об'єкті) комбінацій команд керування виконавчими механізмами – блок пам'яті заборонених комбінацій (БПЗК) і вихідний регістр (ВР). Таке рішення обґрунтовано тим, що у випадку реалізації елементів збору даних, проблема видачі заборонених комбінацій команд керування відсутня. Це можна пояснити тим, що як таких керуючих механізмів може і не бути, а вихідними сигналами є інформаційний потік вихідних даних, для якого поняття «забороненої комбінації» відсутнє в принципі. У випадку побудови АПДН, що орієнтований на реалізацію систем контролю або керування, у його структурі також присутні відповідні блоки, які забезпечують неவிдачу заборонених комбінацій команд керування виконавчими механізмами (рис. 3).

Розвитком розглянутих структур, і на даний час останнім із відомих, є керуючий автомат паралельної дії із елементами реалізації внутрішніх програмованих таймерів [14] (рис. 4).

Базовою відмінністю структури є наявність додаткового блоку пам'яті внутрішніх змінних (БПВЗ), що призначений для зберігання чисельних значень внутрішніх таймерів.

Ще одним додатковим елементом є блок внутрішніх таймерів (БВТ), що інтегрує логіку роботи з внутрішніми таймерами до загальної логіки роботи ПЛК ПД. З більш докладним описом роботи ЛКА ПД з таймерами можна ознайомитись у [14].




Рис. 4. Структура ЛКА ПД з елементами реалізації внутрішніх програмованих таймерів

На відміну від класичного ЛКА ПД, автомат з таймерами реалізує рівняння (3) і (4), згідно яких формуються сигнали «А» і «+1».

$$A = KP1 \vee KP2 \vee PR1 \vee PR2, \quad (3)$$

$$+1 = (E \vee T) \wedge \overline{KP1} \wedge \overline{KP2} \wedge \overline{PR1} \wedge \overline{PR2}. \quad (4)$$

Детальний аналіз розглянутих структур ЛКА ПД, а також згаданих у [5] перспективних напрямках їх розвитку у плані реалізації лічильників і елементів виконання арифметичних операцій, показує, що базова логіка роботи автомата зводиться до формування двох сигналів: «А» і «+1».

Тобто незалежно від того який саме блок ініціює їх формування (схема порівняння, БПП, БВТ, або у перспективі блок реалізації лічильників чи блок арифметичних операцій) у підсумку будуть лише трансформуватись (тобто ускладнюватись) рівняння від їх базового вигляду (1) і (2), до, наприклад, (3) і (4) відповідно.

Тобто до цих рівнянь буде входити все більше змінних і ознак переривань.

Таким чином можна сформулювати наступну думку, що становитиме суть концепції модульної архітектури керуючих пристроїв паралельної дії: «перспективна архітектура ЛКА ПД має передбачати можливості «гнучкої» зміни внутрішньої його структури за рахунок додавання або виключення блоків, що забезпечуватимуть необхідний рівень функціональності, без внесення змін до базових блоків, тобто його «ядра»».

Отже розглянемо основні положення, що формують пропоновану концепцію «модульної архітектури» ЛКА ПД:

1. ЛКА може складатись з необмеженої кількості блоків, що приймають участь у формуванні сигналів «А» і «+1» – назовемо їх блоками визначення наступного етапу (БВНЕ);

2. Усі блоки БВНЕ мають відповідати умові паралельного і незалежного один від одного функціонування;

3. Логіка роботи ЛКА ПД має забезпечувати реалізацію пріоритезації блоків БВНЕ;

4. Базова архітектура ЛКА має забезпечувати додавання або виключення блоків БВНЕ без внесення змін до усіх інших елементів структури.

Пропонована структура керуючого автомата, що реалізована у відповідності до вищеперерахованих положень, який отримав назву «модульний логічний керуючий автомат паралельної дії» (МЛКА ПД), представлено на рис. 5.

Детальному розгляду принципу та алгоритму функціонування, математичної та HDL-моделей МЛКА ПД буде присвячено окремі публікації. У рамках поточного дослідження розглянемо лише базові відмінності від класичного ЛКА ПД та призначення нових блоків і зв'язків.

Серед блоків визначення наступного етапу у структурі МЛКА ПД присутні чотири базових: БПС, БПП, БПК та БПЗК. Їх призначення і функціональність залишились незмінними і були розглянуті раніше для ЛКА ПД.

Новими блоками вибору наступного етапу є:

- БВТ – блок внутрішніх таймерів програмованих користувачем. Не дивлячись на присутність подібного блоку у структурі, що показана на рис. 4, логіка його взаємодії із іншими елементами МЛКА ПД є абсолютно іншою, хоча виконувані функції залишились такими ж самими, як це було показано в [14];

- БЛ – блок лічильників. Перспективний блок, що призначений для реалізації функцій лічби внутрішніх сигналів або сигналів із зовнішнього середовища;

- БРАО – блок реалізації арифметичних операцій. Також перспективний блок, що призначений для виконання арифметичних операцій з числами.

Як вже вказано до структури МЛКА ПД може бути додано необмежену кількість додаткових блоків БВНЕ, що, як і всі вищевказані, приєднуються до наступних внутрішніх шин:

- ШЕ – шина еквівалентностей. Шина призначена для передачі до БЛК сигналу про виконання у відповідному блоці умови, що є необхідною для формування сигналу переходу на наступний крок поточної підпрограми «+1». Прикладами подібних сигналів є «Е» та «Т» на структурі ЛКА ПД рис. 4;

- ШП – шина переривань. Шина призначена для передачі до БЛК сигналу про виконання у відповідному блоці умови, що є необхідною для формування адреси переходу до першого рядка іншої підпрограми «А». Прикладами таких сигналів у попередніх структурах є «ПР1» та «ПР2», тощо;

- ШЗ – шина внутрішніх змінних і констант. Уведена до структури МЛКА ПД для обміну даними між блоками, що їх використовують у процесі функціонування та блоком пам'яті внутрішніх змінних (БПВЗ), призначеним для їх постійного або тимчасового зберігання.

Слід зазначити, що БВНЕ можуть бути приєднані як до усіх трьох шин, так і до лише однієї з них. Прикладом може слугувати БПС, що приєднаний лише до ШЗ.

Саме за рахунок появи такого нового зв'язку значно розширюється функціональність формування умов переходу на наступний крок поточної

підпрограми за рахунок появи можливості оперативної (у процесі роботи) зміни умов, що записані до БПС.




Рис. 5. Структура модульного логічного керуючого автомата паралельної дії

Зазначимо, що функціональність блоку логічного керування (БЛК), у порівнянні із структурою на рис. 1, значно розширилась. Із ключових моментів слід вказати наступне: у зв'язку з можливістю одночасної появи декількох активних сигналів на шині ШП, з'являється необхідність чіткого встановлення їх пріоритетів для визначення тієї підпрограми до якої має відбутись перехід на наступному етапі роботи обладнання.

Як можна побачити на рис. 5 сигнал «БВ» (блокування виходу), як і у більш ранніх структурах, формує блок пам'яті заборонених комбінацій, а не БЛК. Хоча за поточною логікою БПЗК є звичайним блоком визначення наступного етапу, що підключений до шини переривань і команду на заборону видачі команд керування виконавчими механізмами мав би формувати БЛК.

Таке рішення обумовлено тим, що тільки таким чином може бути забезпечена реалізація «безпечно» ПЛІС-контролера паралельної дії [4, 16, 17], тобто має бути забезпечене відокремлене розташування елементів БПЗК і ВР на кристалі ПЛІС, а в найкращому випадку для них має бути використано окремий кристал ПЛІС.

Також вкажемо, що найвищий пріоритет на шині ШП завжди має сигнал переривання саме від блоку БПЗК (у випадку його присутності у структурі конкретного МЛКА ПД).

Якщо говорити про функціональність блоку індикації, то на рис. 5, як і раніше, показано його підключення до лінії адреси поточного рядка програми і лінії індикації нееквівалентності схеми порівняння $\{a_i'\} \neq \{a_i\}$.

Таким чином може бути забезпечена функціональна діагностика роботи технологічного об'єкта [15].

Але враховуючи гнучкість пропонованої структури, БІ може виконувати значно ширше коло задач, тобто на етапі конфігурації кристала ПЛІС може бути підключений до будь якої з шин або сигналів МЛКА ПД (наприклад на етапі прототипування, налагодження або діагностики обладнання).

Окремо слід приділити увагу деяким аспектам реалізації блоку БРАО у перспективних проектах МЛКА ПД. В [5] обґрунтовано необхідну умову для його інтеграції до систем керування паралельної дії – паралельний принцип його роботи, тобто виконання арифметичних операцій за один такт дискретного автоматного часу. Це обумовлюється тим, що як було показано в [4, 11, 15], ПЛК ПД відрізняється від класичних ПЛК виконанням операцій за один такт дискретного автоматного часу (фізично тактів може бути більше через особливості структурної організації і функціонування кристала ПЛІС). В той же час арифметичні операції передбачають послідовний принцип свого виконання. Це пов'язано, що-

найменше (на прикладі операції додавання) з наявністю переносів з молодшого розряду у старший. Це принципове протиріччя розв'язати лише за рахунок реорганізації або простого вдосконалення структури ЛКА ПД неможливо.

Одним з можливих і, на думку авторів, найбільш перспективним підходом подолання цього протиріччя є використання системи залишкових класів (СЗК), або числової системи залишків (ЧСЗ) англ. Residue Number System [18-20]. Спроби інтеграції, або щонайменше, згадки застосування СЗК у контексті побудови систем керування паралельної дії наведено у [6].

Але, нажаль, до сих пір спроб реалізації реальних інженерних рішень або теоретичних структур керуючих автоматів паралельної дії, що мають у своєму складі обчислювальні елементи на базі СЗК не має.

Неважко показати, що пропонується структура МЛКА ПД дозволяє реалізувати керуючий пристрій паралельної дії з будь-якою (у межах задекларованих можливостей) функціональністю. Так у випадку використання лише чотирьох стандартних блоків БВНЕ (БПС, БПП, БПК і БПЗК), отримуємо структуру класичного ЛКА ПД, а додавши блоки БВТ і БПВЗ, отримуємо структуру, що за своєю функціональністю відповідає ЛКА, що показаний на рис 4. І, зрозуміло, що пропонується концепція «модульності» дозволить реалізувати контролери паралельної

дії із функціями, про які у рамках поточної публікації не йшлося і які будуть запропоновані лише у майбутньому.

На останок необхідно зазначити, що концепція «модульної архітектури» ЛКА ПД – це лише перший етап у розробці перспективних ПЛІС-контролерів паралельної дії.

На наступному етапі постає необхідність внесення змін до мови їх програмування ЯПЛК-М (а фактично створення нової мови, також за принципом «модульності»), а також реалізація підтримки з боку технології програмування TVP.

Висновки

У результаті виконаних досліджень усунуто такий недолік керуючих пристроїв з паралельною архітектурою, як їх фактична побудова за принципом «жорсткої логіки», або недовикористання можливостей створення «гнучких» систем керування на базі сучасних кристалів ПЛІС.

Запропоновано концепцію «модульної архітектури» керуючих пристроїв паралельної дії, що дозволяє створювати «гнучку» структуру відповідних логічних керуючих автоматів.

На базі цієї концепції синтезовано структуру модульного керуючого автомата з можливістю реалізації заданої функціональності у залежності від конкретних задач системи керування, що будується на його основі.

СПИСОК ЛІТЕРАТУРИ

1. Бовчалюк С. Я. Вдосконалення архітектури програмованих логічних контролерів паралельної дії / С. Я. Бовчалюк, І. О. Фурман, М. Л. Малиновський // Проблеми енергозабезпечення та енергозбереження в АПК України: Вісник ХНТУСГ імені Петра Василенка, вип. 37, том 2 – Харків, 2005. – С. 164–168.
2. Бовчалюк С. Я. Вдосконалення архітектури, мови програмування та технічної реалізації ПЛК паралельної дії // Міжнародна науково-технічна конференція «Інтегровані комп'ютерні технології в машинобудуванні ІКТМ-2005»: Тези доповідей. – Харків: Національний аерокосмічний університет «Харківський авіаційний інститут», 2005. – С. 290.
3. Бовчалюк С. Я. Вдосконалення математичної моделі та архітектури логічних керуючих автоматів паралельної дії / С. Я. Бовчалюк, І. О. Фурман // Інформаційно-керуючі системи на залізничному транспорті. – 2006. – №3(59). – С. 72–76.
4. Бовчалюк С. Я. Моделі, методи і засоби інформаційної технології паралельного логічного керування об'єктами залізничної автоматики: дис. ... канд. техн. наук: 05.13.06 / Бовчалюк Станіслав Ярославович. – Харків, 2008. – 203 с.
5. Бовчалюк С. Я. Визначення напрямків розвитку керуючих пристроїв з паралельною архітектурою на базі ПЛІС / С. Я. Бовчалюк, О. М. Піскарьов, С. С. Радченко, [та ін.] // Системи управління, навігації та зв'язку. Збірник наукових праць. – Полтава: ПНТУ, 2023. – Випуск 1 (71). – С. 69-72 DOI: 10.26906/SUNZ.2023.1.069.
6. Фурман І. О. Концепція, методи і засоби моделювання на ПЛІС контролерів і процесорів з паралельною архітектурою / І. О. Фурман, В. А. Краснобаєв, С. Я. Бовчалюк [та ін.] // Автомобільний транспорт: 36. наукових праць, вип. 16. – Харків, 2005. С. 338–341.
7. Бовчалюк С. Я. HDL-модель програмованого логічного керуючого автомата паралельної дії / С. Я. Бовчалюк, І. О. Фурман // Радіоелектронні і комп'ютерні системи. – 2007. – №6 (25). – С. 202–205.
8. Бовчалюк С. Я. Технічна реалізація промислового зразка ПЛІС-контролера паралельної дії / С. Я. Бовчалюк, І. О. Фурман, М. С. Деренько [та ін.] // Проблеми енергозабезпечення та енергозбереження в АПК України: Вісник ХНТУСГ імені Петра Василенка, вип. 87. – Харків, 2009. – С. 126–127.
9. Бовчалюк С. Я. Методологія побудови, синтаксис і семантика мови програмування ПЛІС-контролерів паралельної дії / С. Я. Бовчалюк, І. О. Фурман // Інформаційно-керуючі системи на залізничному транспорті. – 2007. – № 4 (66). – С. 38–44.
10. Бовчалюк С. Я. Концепція розробки технологічної мови для програмування ПЛІС-контролерів паралельної дії / С. Я. Бовчалюк, І. О. Фурман // Проблеми енергозабезпечення та енергозбереження в АПК України: Вісник ХНТУСГ імені Петра Василенка, вип. 57, том 2 – Харків, 2007. – С. 133–138.
11. Ilya Furman. Development and study of technological visual programming of logic control problems / Ilya Furman, Stanislav Bovchaliuk, Alexander Allashev, Aleksey Piskarev // Eastern-European Journal of Enterprise technologies, – 2017. – № 6/2 (90). – P. 23–31. DOI: 10.15587/1729-4061.2017.118833
12. Тимчук С. О. Реалізація функцій нечіткого логічного керування на базі автомата паралельної дії для інтелектуальних електричних мереж / С. О. Тимчук, С. Я. Бовчалюк, І. О. Фурман [та ін.] // Проблеми енергозабезпечення та енергозбереження в АПК України: Вісник ХНТУСГ імені Петра Василенка, вип. 196. – Харків, 2018. – С. 86–88.

13. Serhii Tymchuk. The Architecture of Fuzzy Logic Automat of Parallel Action for the Intelligent Smart Grid Networks / Serhii Tymchuk, Stanislav Bovchaliuk, Vira Shendryk, Sergii Shendryk New Technologies, Development and Application III. NT 2020. Lecture Notes in Networks and Systems, vol. 128. Springer, – 2020. – P. 462–468. DOI:10.1007/978-3-030-46817-0_53
14. Бовчалюк С. Я. Розвиток моделі та структури керуючих пристроїв з паралельною архітектурою / С. Я. Бовчалюк, Я. В. Гаращенко, Б. М. Коломоєць [та ін.] // Системи управління, навігації та зв'язку. Збірник наукових праць. – Полтава: ПНТУ, 2024. – Випуск 2 (76). – С. 64-66. DOI: 10.26906/SUNZ.2024.2.064
15. Фурман І. О. Науково-технічні основи створення і промислового застосування програмованих логічних контролерів на програмованих ВІС з матричною структурою: дис. ... докт. техн. наук: 05.13.05 / Фурман Ілля Олександрович. – К., 1989. – 197 с.
16. Бовчалюк С. Я. Вдосконалення алгоритму функціонування програмованого логічного контролера паралельної дії / С. Я. Бовчалюк, І. О. Фурман // Інформаційно-керуючі системи на залізничному транспорті. – 2007. – №2 (64). – С. 38–42.
17. Бовчалюк С. Я. Розвиток архітектури ПЛК паралельної дії: від абстрактної моделі паралельного автомата до інженерної реалізації безпечного ПЛІС-контролера / С. Я. Бовчалюк, І. О. Фурман, М. Л. Малиновський // Енергетика та комп'ютерно-інтегровані технології в АПК. 2016. – №. 2 (5). – С. 62-66.
18. Akushskiy I, Iuditskiy D. Mashinnaia arifmetika v ostatochnikh klassakh: M., Radio i Sviaz, 1968. 444 с.
19. Краснобаев В. А. Основные vlastivosti nepozitsionnoi sistemi chislennia u klasi liushkiv i ikh vpliv na strukturu ta printsiipi realizatsii arifmeticheskikh operatsii komp'yuternoii sistemi / В. А. Краснобаев, С. О. Кошман, В. М. Курчанов [та ін.] // Системи управління, навігації та зв'язку, 2019. – Вип. 2(54) – С. 114-118.
20. Krasnobayev, V., Koshman, S., & Kovalchuk, D. (2022). THE CONCEPT OF PERFORMING THE ADDITION OPERATION IN THE SYSTEM OF RESIDUAL CLASSES. Advanced Information Systems, 6(1), 43–47. DOI: 10.20998/2522-9052.2022.1.07

Received (Надійшла) 10.02.2025

Accepted for publication (Прийнята до друку) 17.04.2025

ВІДОМОСТІ ПРО АВТОРІВ / ABOUT THE AUTHORS

Бовчалюк Станіслав Ярославович – кандидат технічних наук, доцент, доцент кафедри електронних обчислювальних машин, Харківський національний університет радіоелектроніки, Харків, Україна;

Stanislav Bovchaliuk – PhD, Associate Professor, Associate Professor of Department of Electronic Computers, Kharkiv National University of Radio Electronics, Kharkiv, Ukraine;

e-mail: stanislav.bovchaliuk@nure.ua; ORCID Author ID: <http://orcid.org/0000-0002-3046-5904>.

Бовчалюк Наталія Іванівна – асистент кафедри автоматизації та комп'ютерно-інтегрованих технологій, Державний біотехнологічний університет, Харків, Україна;

Nataliya Bovchaliuk – assistant, Department of Automation and Computer-Integrated Technologies, State Biotechnological University, Kharkiv, Ukraine;

e-mail: natabov@gmail.com; ORCID Author ID: <https://orcid.org/0009-0004-5929-2981>.

Дрозд Олег Юрійович – студент кафедри електронних обчислювальних машин, Харківський національний університет радіоелектроніки, Харків, Україна;

Oleh Drozd – student, Department of Electronic Computers, Kharkiv National University of Radio Electronics, Kharkiv, Ukraine;

e-mail: oleh.drozd@nure.ua; ORCID Author ID: <http://orcid.org/0009-0007-4285-4505>.

The concept of «module architecture» control devices of parallel action

Stanislav Bovchaliuk, Nataliya Bovchaliuk, Oleg Drozd

Abstract. Topicality. Publications devoted to the information technology of parallel logic control, or its individual components (control devices with parallel architecture, language and technology of their programming) show that it is promising in terms of implementing control systems mainly for critical objects. At the same time, attempts to use it for general industrial sector facilities face problems of limited functionality, or rather the need to expand the functions performed, i.e., to adapt the structure of parallel-action controllers to solve specific problems. Examples of such improvements include the introduction of fuzzy inference functionality, internal timers, and counters into the structure of a classical parallel-action control automaton. Thus, the implementation of a “flexible” structure of such automata will greatly simplify the task of building parallel-action controllers with specified functionalities. **The purpose of this paper** is to theoretically substantiate the possibility of building a “flexible” structure of logic control automata of parallel action, to formulate the concept of “modular architecture”, and to implement the structure of a promising LCA PA in accordance with this concept. **Conclusion.** As a result of the research, such a disadvantage of control devices with a parallel architecture as their actual construction on the principle of “hard logic” or underutilization of the possibilities of creating “flexible” control systems based on modern FPGA crystals has been eliminated. The concept of a “modular architecture” of parallel-acting control devices is proposed, which allows creating a “flexible” structure of the corresponding logic control automata. On the basis of this concept, the structure of a modular control automaton is synthesized with the possibility of implementing a given functionality depending on the specific tasks of the control system built on its basis.

Keywords: information technology of parallel logic control, parallel-action logic control automaton, programmable logic controller of parallel action, CPLD controller, structure of LCA PA, module logic control automaton.